让 AI Agent 像工程师一样画原理图:选型 → 放置 → 连线 → 分区 → 校验, 每一步都是可验证的类型化命令,判对错靠机械门禁,不靠截图和感觉。 这一版,原理图全流程从「能跑」变成「能交付」。

Z1 · 架构一条链

一条本地链路,把自然语言需求变成 EasyEDA Pro 画布上的真实电路:

Skill工作流 + 知识
easyeda CLIGo daemon · 类型化动作
连接器 .eextWebSocket 常驻
eda.* APIEasyEDA Pro 官方接口
全部本地运行;连接器已上架立创EDA官方插件市场,CLI 一行脚本安装、easyeda update 自升级。

Z2 · 原理图全流程 S0–S6

不是「边想边摆」,是带硬门禁的分阶段流水线——门不过,不进下一阶段:

阶段做什么过门判据
S0 方案书选块选型、统一网名表、分页计划,落成 JSON specspec validate 无 ERROR
S1 图纸/分页页集合对齐模块计划,一页一个功能域每页有 A4 图纸
S3+S4 落块连线block-apply 一条命令:放件→求解布局→连线→网表对账布线前硬门 + 对账 reconciled
S5 校验门五关固定顺序跑完,出一张报告sch gate --strict
S6′ 三件套分区框 + 区名 + 电路说明,算法排版可读性即交付物
跨页网名统一在 S0 就定死(+3V3 vs 3V3 的分裂曾让主控连不上电源——现在 sch nets --strict 机械兜底)。

Z3 · 三层布局体系(本期主角)

你现在看到的这个页面,就是它画出来的样子——虚线框、左上区名、底部说明带,全部由算法计算落位:

核心原则只有一条:生成和校验用同一把尺。尺一漂移,就会出现「算法自己画的框被自己的校验拒绝」的死锁——这版把两处这样的漂移连根修掉。

区名在框左上、说明在框左下,都在框内——和你手上这张网页的版式,一模一样。

Z4 · 判对错的是机器,不是眼睛

easyeda sch gate --strict 一条命令,五关固定顺序:

layout-lint 几何重叠
clusters 组间体积
check 逐条设计检查
bridge-check 短路/孤儿树
drc 官方 DRC

门禁之上还有一层黄金表对账:导出网表,逐网逐脚与设计意图机械比对——「接得合法」和「接对了」是两件事,都要过。

# 本次发布新增判据:悬空树(挪件残留的 flag+桩线,旧判据结构性盲区)
$ easyeda sch bridge-check
sch bridge-check: 0 wire-bridge, 0 orphan-stub, 0 orphan-flag, 0 orphan-tree
✓ no bridges or orphans
这条 orphan-tree 判据,来自真机上两个「检查器全绿、渲染图上肉眼可见」的悬空 GND——发现盲区,当天补判据、当天真机双向验证。

Z5 · 实战:ESP32 开发板原理图

输入是一份客户口吻的需求文档(不含 BOM、不含网表),Agent 自主完成选型到交付:

3功能分页
电源 / 主控 / USB
26器件全部真实库件
LCSC 可直接下单
18网络,黄金表逐脚比对
ALL MATCH
6电路块直接复用
库内共 37 个验证块
8分区框 + 区名
7 条电路说明

覆盖:5V 端子与 USB 共母线、AMS1117 降压、CH340 一插即烧(双三极管自动下载)、BOOT/RESET、LED 点灯—— +5V +3V3 EN IO0 MCU_TX 跨页同名网自动归并。

电路块库是复用的关键:验证过的外围(USB-C 双取向、自动下载时序)照抄拓扑、只重绑端口,一次设计同时是一次贡献。

Z6 · 边界与路线

1.0.0 如实报告的两处挂账:

下一步

PCB 侧同款流程(P0–P10)已在路上:四层叠层、GND 内电层、天线禁布、丝印极性——原理图交付的下一站,是能下单的板子。

# 一行安装,开始使用
$ curl -fsSL https://raw.githubusercontent.com/zhoushoujianwork/easyeda-agent/main/install.sh | sh
easyeda-agent v1.0.0 · MIT License github.com/zhoushoujianwork/easyeda-agent